Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV
Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.
Inovasi Micron dalam Menghadapi Batas Miniaturisasi Chip DRAM
Perusahaan pengembang DRAM dan NAND mengungkapkan strategi pengembangan memori generasi berikutnya melalui pemaparan peta jalan semikonduktor yang berlangsung pada 21 Oktober 2026. Melalui presentasi tersebut, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron menguraikan pendekatan perusahaan dalam meningkatkan kepadatan bit. Salah satu keputusan penting adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Sebagai gantinya, Micron berencana melanjutkan arsitektur 6F² dengan integrasi teknologi penyambungan wafer dan penelitian DRAM bertumpuk. Strategi tersebut menunjukkan perhatian perusahaan terhadap biaya manufaktur, kompleksitas produksi, dan kemampuan pengembangan jangka panjang.
Strategi penelitian terbaru ini muncul seiring meningkatnya kebutuhan memori untuk komputasi kecerdasan buatan. Pada perangkat komputasi generasi terbaru, DRAM memegang peranan penting dalam mendukung pemrosesan informasi sementara. Seiring bertambahnya beban komputasi, produsen semikonduktor dituntut untuk menghadirkan chip yang menawarkan kapasitas memori semakin besar tanpa menambah kebutuhan listrik secara tidak terkendali. Meski kebutuhan terus meningkat, melanjutkan miniaturisasi struktur DRAM memerlukan metode manufaktur yang semakin rumit. Untuk menghadapi kondisi ini, Micron menyiapkan beberapa pendekatan teknologi agar industri memori dapat melanjutkan inovasi.
Cara Kerja Wafer Bonding dalam Pengembangan Memori DRAM
Metode penting dalam rencana Micron adalah wafer bonding, yaitu metode penyatuan dua wafer semikonduktor atau lebih untuk menghasilkan perangkat dengan susunan lebih kompleks. Untuk produksi semikonduktor modern, pendekatan ini berpotensi mendukung pemisahan beberapa fungsi rangkaian sebelum komponen dirangkai menjadi satu. Pendekatan penyambungan ini berpotensi memberikan fleksibilitas desain yang semakin luas dibandingkan dengan sejumlah pendekatan manufaktur konvensional. Meskipun demikian, Micron masih belum memaparkan secara lengkap bagaimana wafer bonding akan diintegrasikan dalam proses manufaktur 1ε. Oleh sebab itu, besarnya peningkatan yang dihasilkan belum bisa dinyatakan secara definitif.
Perusahaan menyiapkan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang direncanakan menyusul node 1-delta. Proses produksi berikutnya menjadi salah satu tahapan peta jalan pengembangan memori planar Micron. Secara konseptual, wafer bonding menawarkan peluang peningkatan penggunaan area chip melalui integrasi beberapa lapisan semikonduktor. Namun penerapannya tetap membutuhkan pengendalian terhadap ketepatan penyelarasan wafer, kualitas sambungan, dan efisiensi proses manufaktur. Ketidaksempurnaan pada permukaan wafer dapat memengaruhi fungsi sirkuit maupun keandalan perangkat semikonduktor. Karena itu, pengembangan wafer bonding memerlukan kemampuan fabrikasi presisi, tetapi juga pengujian reliabilitas berkelanjutan.
Kemampuan Litografi Generasi Baru untuk Memperluas Miniaturisasi Memori
Selain mengembangkan wafer bonding, Micron juga menyiapkan penggunaan High NA EUV untuk pengembangan node manufaktur lanjutan. High NA EUV merupakan pendekatan fabrikasi struktur chip yang bertujuan mencetak pola dengan ketelitian struktur yang lebih baik. Terhadap generasi EUV sebelumnya, teknologi ini menggunakan sistem optik dengan numerical aperture lebih besar. Pengembangan pada sistem litografi berpotensi mengurangi ukuran fitur yang digunakan dalam struktur semikonduktor. Berdasarkan prinsip ini, High NA EUV menawarkan jalur pengembangan untuk meningkatkan kepadatan rangkaian memori.
Pada rencana pengembangan teknologi DRAM, High NA EUV dipertimbangkan untuk generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Sistem pencetakan pola terbaru dapat memberikan kemampuan tambahan bagi pengembangan DRAM dengan struktur lebih rapat. Meski memiliki keunggulan teknis, penggunaan High NA EUV memerlukan biaya peralatan yang tinggi. Di luar kebutuhan investasi perangkat, produsen chip perlu mengevaluasi produktivitas manufaktur, pengendalian cacat pola, dan kompatibilitas dengan teknologi produksi yang digunakan. Perusahaan turut mengembangkan kolaborasi dengan Albany NanoTech untuk meneliti teknologi litografi lanjutan. Perlu diperhatikan, jadwal produksi massal High NA EUV untuk DRAM Micron belum diumumkan secara pasti.
Strategi Transisi Micron Menuju Teknologi DRAM Tiga Dimensi
Melalui strategi manufaktur yang diumumkan, Micron memposisikan generasi 1γ atau 1-gamma sebagai salah satu fondasi utama. Node tersebut telah memasuki produksi volume tinggi. Untuk tahap pengembangan berikutnya, Micron menyiapkan node 1δ atau 1-delta yang direncanakan memasuki produksi volume tinggi pada paruh kedua 2027. Berdasarkan sasaran pengembangan perusahaan, generasi tersebut memberikan kenaikan kepadatan bit pada kisaran dua puluhan persen dibandingkan 1-gamma. Peningkatan tersebut dapat mendukung kapasitas memori lebih besar dalam ukuran manufaktur yang relatif serupa. Namun demikian, realisasi keuntungan tersebut memerlukan keberhasilan proses pengembangan dan hasil produksi aktual.
Setelah generasi 1-delta, Micron memperluas penelitian menuju 1-epsilon dengan integrasi metode penggabungan wafer. Selanjutnya, perusahaan mempersiapkan pengembangan node 1-zeta dan 1-eta yang melibatkan High NA EUV. Selain melanjutkan miniaturisasi dua dimensi, Micron juga menyiapkan jalur penelitian 3D DRAM melalui generasi 3D1 dan 3D2. Teknologi tiga dimensi menawarkan peluang meningkatkan kapasitas melalui pemanfaatan dimensi ketiga pada chip. Walaupun telah masuk peta jalan, Micron belum menetapkan jadwal komersialisasi 3D DRAM. Waktu penggunaan teknologi tersebut ditentukan melalui penilaian biaya, kompleksitas manufaktur, dan keunggulan performa yang dapat dicapai.
Peran Inovasi Micron dalam Pengembangan Memori Berkecepatan Tinggi
Kemajuan manufaktur semikonduktor memiliki hubungan erat dengan sistem kecerdasan buatan yang membutuhkan kapasitas besar. Pada pusat data modern, kinerja memori berperan dalam memasok data kepada prosesor. Ketika model AI semakin kompleks, kebutuhan terhadap bandwidth memori tinggi menjadi semakin penting. Untuk mendukung perkembangan ini, Micron menyiapkan teknologi memori khusus seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Rencana teknologi memori tersebut menunjukkan arah inovasi yang tidak hanya memperbesar jumlah bit, tetapi juga mempertimbangkan konsumsi energi.
Salah satu konsep yang diperkenalkan adalah vHBM, yaitu teknologi integrasi memori dan prosesor dalam susunan vertikal. Dibandingkan dengan susunan HBM tradisional, vHBM bertujuan memperpendek jalur komunikasi. Dalam rancangan tersebut, pendekatan ini dapat membantu mengurangi latensi. Di balik potensi tersebut, penempatan memori langsung di atas prosesor menghadirkan tantangan pengelolaan panas. Sebagai bagian dari strategi produk, Micron menyiapkan vEIM yang dirancang untuk mendukung komputasi AI pada perangkat tepi. Sasaran generasi pertama vEIM menempatkan bandwidth 2 terabita per detik sebagai sasaran dengan konsumsi energi di bawah 1 pJ untuk setiap bit. Walaupun pengembangannya telah diumumkan, jadwal peluncuran komersial teknologi tersebut belum dipastikan.
Masa Depan Teknologi Memori dengan Wafer Bonding dan High NA EUV
Strategi pengembangan Micron memperlihatkan arah pengembangan baru dalam industri semikonduktor modern. Melalui pemanfaatan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan berupaya mempertahankan peningkatan kepadatan ketika batas fisik semakin terasa. Tidak terbatas pada teknologi manufaktur planar, Micron juga mengembangkan teknologi memori vertikal serta memperluas portofolio produk untuk berbagai kebutuhan pemrosesan modern. Sekalipun sejumlah produk belum tersedia secara komersial, perkembangan tersebut memberikan gambaran tentang masa depan TEKNOLOGI memori yang mengandalkan kombinasi manufaktur dan pengemasan canggih. Seberapa besar menurut Anda pengaruh teknologi wafer bonding dan High NA EUV terhadap peningkatan kinerja sistem komputasi? Silakan bagikan pendapat Anda mengenai arah inovasi industri semikonduktor.
