Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV
Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.
Peta Jalan Micron untuk Meningkatkan Kemampuan Memori Semikonduktor
Micron Technology memperkenalkan rencana teknologi memori generasi berikutnya melalui presentasi teknologi perusahaan yang berlangsung pada 21 Oktober 2026. Melalui presentasi tersebut, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron menjelaskan pendekatan perusahaan dalam meningkatkan kepadatan bit. Perubahan strategis yang menjadi perhatian adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Melalui strategi alternatif, Micron memusatkan pengembangan pada arsitektur 6F² dengan pemanfaatan metode penggabungan wafer dan pengembangan struktur tiga dimensi. Keputusan ini memperlihatkan pentingnya keseimbangan antara biaya manufaktur, kompleksitas produksi, dan kemampuan pengembangan jangka panjang.
Perkembangan tersebut muncul seiring meningkatnya kebutuhan memori untuk pengolahan data berskala besar. Dalam sistem komputer modern, DRAM berfungsi sebagai bagian penting dalam mendukung pemrosesan informasi sementara. Ketika aplikasi semakin kompleks, produsen semikonduktor berupaya menciptakan chip yang mampu menampung lebih banyak data tanpa mengorbankan efisiensi daya. Walaupun permintaan semakin besar, melanjutkan miniaturisasi struktur DRAM memerlukan metode manufaktur yang semakin rumit. Untuk menghadapi kondisi ini, Micron menggabungkan berbagai inovasi agar kemampuan DRAM terus berkembang.
Cara Kerja Wafer Bonding dalam Pengembangan Memori DRAM
Pendekatan manufaktur yang menjadi perhatian adalah wafer bonding, yaitu proses penggabungan dua wafer semikonduktor atau lebih untuk menghasilkan perangkat dengan susunan lebih kompleks. Untuk produksi semikonduktor modern, pendekatan ini berpotensi mendukung pemisahan beberapa fungsi rangkaian sebelum struktur semikonduktor digabungkan. Pendekatan penyambungan ini dapat menghadirkan fleksibilitas desain yang lebih beragam dibandingkan dengan sejumlah pendekatan manufaktur konvensional. Walaupun potensinya menjanjikan, Micron belum mengungkap seluruh detail bagaimana wafer bonding akan diintegrasikan dalam proses manufaktur 1ε. Oleh sebab itu, dampak langsung terhadap performa belum bisa dinyatakan secara definitif.
Produsen memori tersebut mengembangkan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang menjadi penerus teknologi 1-delta. Node manufaktur tersebut termasuk dalam peta jalan pengembangan memori planar Micron. Dalam pengembangan semikonduktor, wafer bonding berpotensi mendukung efisiensi penggunaan area chip melalui penataan fungsi rangkaian yang lebih fleksibel. Meski demikian, implementasinya memerlukan pertimbangan mengenai ketepatan penyelarasan wafer, kualitas sambungan, dan hasil chip yang memenuhi standar. Kesalahan penyelarasan dapat memengaruhi fungsi sirkuit maupun jumlah chip yang dapat digunakan. Oleh sebab itu, pengembangan wafer bonding bergantung pada pengendalian proses yang ketat, tetapi juga pengujian reliabilitas berkelanjutan.
Teknologi High NA EUV untuk Mencetak Struktur Chip Lebih Kecil
Di samping mempersiapkan teknologi penyambungan wafer, Micron juga merencanakan pemanfaatan High NA EUV untuk generasi proses DRAM berikutnya. High NA EUV merupakan pendekatan fabrikasi struktur chip yang dirancang untuk menghasilkan pola dengan tingkat detail lebih tinggi. Terhadap generasi EUV sebelumnya, teknologi ini menawarkan karakteristik resolusi optik yang lebih maju. Perubahan tersebut membantu memperkecil ukuran fitur yang digunakan dalam struktur semikonduktor. Dengan demikian, High NA EUV menjadi salah satu pendekatan potensial untuk melanjutkan miniaturisasi DRAM.
Pada rencana pengembangan teknologi DRAM, High NA EUV termasuk dalam penelitian menuju generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Teknologi ini dapat memberikan kemampuan tambahan bagi pengembangan DRAM dengan struktur lebih rapat. Akan tetapi, penerapan litografi generasi terbaru memerlukan biaya peralatan yang tinggi. Di luar kebutuhan investasi perangkat, produsen chip perlu mengevaluasi produktivitas manufaktur, kualitas struktur semikonduktor, dan kompatibilitas dengan teknologi produksi yang digunakan. Micron juga menjalankan kolaborasi dengan Albany NanoTech untuk mengembangkan kemampuan manufaktur masa depan. Perlu diperhatikan, jadwal produksi massal High NA EUV untuk DRAM Micron masih belum memiliki tanggal resmi.
Peta Jalan DRAM Micron dari Generasi 1-Gamma hingga 3D DRAM
Dalam peta jalan teknologinya, Micron memposisikan generasi 1γ atau 1-gamma sebagai salah satu fondasi utama. Node tersebut telah memasuki produksi volume tinggi. Setelah generasi tersebut, Micron mengembangkan node 1δ atau 1-delta yang direncanakan memasuki produksi volume tinggi pada paruh kedua 2027. Perusahaan memperkirakan, generasi tersebut mampu meningkatkan kepadatan bit sekitar pertengahan kisaran 20 persen dibandingkan 1-gamma. Kemajuan pada generasi berikutnya dapat mendukung kapasitas memori lebih besar dalam area wafer yang tersedia. Meskipun demikian, realisasi keuntungan tersebut ditentukan oleh proses pengembangan dan efisiensi manufaktur komersial.
Dalam rencana teknologi berikutnya, Micron mengembangkan node 1-epsilon dengan integrasi metode penggabungan wafer. Selanjutnya, perusahaan mempersiapkan pengembangan node 1-zeta dan 1-eta yang melibatkan High NA EUV. Di luar pengembangan DRAM planar, Micron juga menyiapkan jalur penelitian 3D DRAM melalui generasi 3D1 dan 3D2. Pendekatan integrasi memori vertikal menawarkan peluang meningkatkan kapasitas melalui penyusunan komponen dalam beberapa lapisan. Meski demikian, Micron belum menetapkan jadwal komersialisasi 3D DRAM. Tahapan komersialisasinya bergantung pada evaluasi biaya, kompleksitas manufaktur, dan keunggulan performa yang dapat dicapai.
Dampak Teknologi DRAM Baru terhadap AI dan Industri Semikonduktor
Perkembangan DRAM generasi baru memiliki hubungan erat dengan sistem kecerdasan buatan yang menjalankan komputasi berintensitas tinggi. Dalam lingkungan server AI, kinerja memori memengaruhi kecepatan pertukaran informasi. Dengan berkembangnya beban kerja komputasi, kebutuhan terhadap bandwidth memori tinggi menjadi semakin penting. Karena itu, Micron menyiapkan teknologi memori khusus seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Strategi diversifikasi tersebut menggambarkan pentingnya pengembangan yang tidak hanya memperbesar jumlah bit, tetapi juga mempertimbangkan konsumsi energi.
Salah satu konsep yang diperkenalkan adalah vHBM, yaitu teknologi integrasi memori dan prosesor dalam susunan vertikal. Tidak seperti sistem HBM yang biasanya ditempatkan di samping prosesor, vHBM berupaya mengurangi jarak fisik pertukaran informasi. Dari sisi arsitektur, pendekatan ini berpotensi meningkatkan bandwidth. Namun demikian, penempatan memori langsung di atas prosesor memerlukan sistem pendinginan yang lebih kompleks. Perusahaan turut memperkenalkan konsep vEIM yang lebih berfokus pada efisiensi energi. Target awal vEIM menargetkan kemampuan transfer data sebesar 2 TB/s dengan konsumsi energi di bawah 1 pJ untuk setiap bit. Walaupun pengembangannya telah diumumkan, jadwal peluncuran komersial teknologi tersebut belum dipastikan.
Kesimpulan Strategi Micron dalam Mengembangkan DRAM Masa Depan
Strategi pengembangan Micron mencerminkan transformasi signifikan dalam persaingan teknologi manufaktur chip. Melalui pemanfaatan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan berencana melanjutkan miniaturisasi DRAM ketika pengembangan struktur konvensional menghadapi tantangan. Selain pendekatan tersebut, Micron juga mengembangkan teknologi memori vertikal serta mengembangkan rancangan memori lanjutan untuk komputasi berperforma tinggi. Sekalipun sejumlah produk belum tersedia secara komersial, perkembangan tersebut memberikan gambaran tentang masa depan TEKNOLOGI memori yang mengandalkan kombinasi manufaktur dan pengemasan canggih. Apa pandangan Anda pengaruh teknologi wafer bonding dan High NA EUV terhadap peningkatan kinerja sistem komputasi? Bagikan pemikiran Anda mengenai masa depan pengembangan DRAM.
